

試験日	7月30日 4限	科目	半導体デバイス	クラス		担当者	松浦 秀治	年次		学生番号		氏名	
-----	----------	----	---------	-----	--	-----	-------	----	--	------	--	----	--

教務課控

年次, 学生番号, 氏名は2箇所記入すること。

# 平成24年度 前期 試験問題

( 1 枚目・ 1 枚中 )

大阪電気通信大学

試験日	7月30日 4限	科目	半導体デバイス	クラス		担当者	松浦 秀治	年次		学生番号		氏名	
-----	----------	----	---------	-----	--	-----	-------	----	--	------	--	----	--

参照・持込等許可条件	A. 一切不可							問題回収	する・しない	解答用紙の別紙使用枚数	1 枚
------------	---------	--	--	--	--	--	--	------	--------	-------------	-----

## 解答における注意事項

**導き出せと書かれている問題では、必ず答えを導き出す過程を詳しく書くこと。**


**答えだけの場合、正解でも零点とする。**

**答えが間違っている場合、導出過程が正しいところまでの点数を加算する。**

問題1 nチャネルMOSFETを考える。

- 1-1 右図に示すチャンネル長  $L$ 、チャンネル幅  $W$  の nチャネル MOSFET のドレイン電流 - ドレイン電圧 ( $I_D - V_{DS}$ ) 特性を導き出せ。ただし、 $\text{SiO}_2$  の膜厚と比誘電率を  $d$  と  $\epsilon_t$ 、チャンネル中の電子の移動度を  $\mu_e$ 、点  $x$  での  $\text{SiO}_2$  内の電界を  $E(x)$ 、半導体/ $\text{SiO}_2$  界面での電位を  $V(x)$ 、チャンネルに誘起される単位面積あたりの電荷を  $Q(x)$  とする。

- 1-2 ドレイン電流 - ドレイン・ソース間電圧 ( $I_D - V_{DS}$ ) 特性を描け。



問題2 p型半導体基板を用いた、MOS構造を考える。

- 2-1 ゲート金属の仕事関数 ( $\phi_M$ ) と p型半導体の仕事関数 ( $\phi_S$ ) が等しい場合、電圧無印加での MOS 構造のエネルギーバンド図を描け。
- 2-2 ゲートに次のような電圧を印加した場合のエネルギーバンド図を描け。さらに、界面付近の状態 (蓄積、空乏、反転) を述べよ。
- 2-2-1 ゲートに正の電圧を印加した場合
- 2-2-2 ゲートに負の電圧を印加した場合
- 2-3  $\phi_M < \phi_S$  の場合、電圧無印加での MOS 構造のエネルギーバンド図を描け。
- 2-4 上記の MOS 構造を MOSFET に用いたときのドレイン電流 - ゲート電圧 ( $I_D - V_{GS}$ ) 特性を描け。ただし、 $\phi_M = \phi_S$  の場合の特性は実線で、 $\phi_M < \phi_S$  の場合の特性は破線で描け。さらに、理由を説明せよ。

問題3 SRAM について、以下の問に答えよ。

- 3-1 nMOS を用いた SRAM の回路を示せ。
- 3-2 CMOS を用いた SRAM の回路を示せ。
- 3-3 nMOS を用いた場合の欠点を述べ、CMOS を用いる必要性を述べよ。
- 3-4 CMOS 部分の構造 (素子の断面図) を示せ。

問題4 pnダイオードについて、以下の問に答えよ。

- 4-1 電圧を印加していない時の pnダイオードのエネルギーバンド図を示せ。
- 4-2 p側に正の電圧を印加した時の pnダイオードのエネルギーバンド図を示せ。さらに、この場合順方向電圧か逆方向電圧かを述べよ。

問題5 npnバイポーラトランジスタについて、以下の問に答えよ。

- 5-1 最適な電圧を印加した時のエミッタ接地の回路を示せ。
- 5-2 電圧を印加していない時の npn トランジスタのエネルギーバンド図を示せ。さらに、図中の各層にトランジスタの端子の名称と伝導型 (n型またはp型) を示せ。
- 5-3 最適な電圧を印加した時の npn トランジスタのエネルギーバンド図を示せ。
- 5-4 npn トランジスタで重要な役割を果たす荷電粒子を述べよ。

**解答は、解答用紙 1 枚(表、裏)に収まるように書くこと。**